コンピュータチップ用の二次元ナノテク材料

画像

XNUMX次元材料ベースのトランジスタは、CMOS(相補型金属酸化物半導体)のために広く研究されています. 技術の拡張; それにもかかわらず、金属と半導体の接触抵抗が高いため、小型化は困難なようです。

2 次元 (1D) ナノ材料は、高速集積回路と非常に低い消費電力のために、従来の CMOS 半導体に取って代わる可能性があります。 CMOS は、約 XNUMX ナノメートル回路の物理的限界に達しています。

これらのデバイスの実験室での性能は、いくつかのベンチマーク メトリックについて、デバイスとシステムの国際ロードマップ (IRDS) 要件を満たすことがわかっています。

MXene の固有の化学特性を利用して、ソース端子とドレイン端子に本質的に低抵抗の接触を提供するドーピングフリーのトランジスタアーキテクチャ。 この概念は、適切な官能基のハイスループット スクリーニングと自己矛盾のない量子輸送計算によって検証されます。 技術ロードマップ仕様との比較は、このような機能的に設計された MXene デバイスが 2D トランジスタの技術ダウンスケーリング ソリューションを提供する可能性があることを示唆しています。 高スループットの方法論を多層金属層 MXenes に拡張して、優れた性能を実現する適切な半導体と金属の組み合わせを発見することができます。

研究者は、MXenes の天然材料化学を利用して低抵抗コンタクトを提供する、官能基で設計された単層トランジスタ アーキテクチャを提案しています。 彼らは、ハイブリッド密度汎関数理論に基づく計算を最初に実行して、MXene データベースから 16 を超える材料をスクリーニングすることにより、23,000 セットの相補的なトランジスタ構成を見つけ、次に自己無撞着な量子輸送計算を実行してそれらをシミュレートする、自動化された高スループットの計算パイプラインを設計します。 10 nm から 3 nm の範囲のチャネル長に対する電流-電圧特性。 これらのデバイスの性能は、いくつかのベンチマーク メトリクス (電流、消費電力、遅延、サブスレッショルド スイング) について、デバイスとシステムの国際ロードマップ (IRDS) の要件を満たすことがわかっています。 提案されたバランスモードの機能的に設計されたMXeneトランジスタは、ドーピングフリーの本質的に低い接触抵抗を可能にすることにより、サブデカナノメーター技術スケーリングの現実的なソリューションにつながる可能性があります。

Brian Wangは未来派の思想的リーダーであり、月に1万人の読者を持つ人気の科学ブロガーです。 彼のブログNextbigfuture.comは、サイエンスニュースブログで第1位にランクされています。 宇宙、ロボット工学、人工知能、医学、アンチエイジングバイオテクノロジー、ナノテクノロジーなど、多くの破壊的技術とトレンドをカバーしています。

最先端のテクノロジーを特定することで知られる彼は、現在、潜在的な初期段階の企業のスタートアップおよび募金活動の共同創設者です。 彼は、ディープテクノロジー投資の割り当てに関する調査責任者であり、SpaceAngelsのエンジェル投資家です。

彼は企業で頻繁に講演を行っており、TEDxの講演者、シンガラリティ大学の講演者、ラジオやポッドキャストの多数のインタビューのゲストを務めています。 彼は人前で話すことと約束を助言することにオープンです。

タイムスタンプ:

より多くの 次の大きな未来