Riverlane presenta il chip di decodificazione nel passaggio allo stack di correzione degli errori – Inside Quantum Technology

Mentre il settore dell'informatica quantistica continua a concentrarsi sul miglioramento della fedeltà e dei tassi di errore, Riverlane ha annunciato il suo chip di decodifica dimostratore ASIC dedicato per la previsione e la correzione degli errori e ha pubblicato l'IP del decodificatore e un documento su correzione degli errori efficiente in termini di risorse per i computer quantistici.

Queste mosse rappresentano un passo avanti significativo nel continuo impegno dell’azienda per costruire lo stack di correzione degli errori quantistici di cui Riverlane e altri sostengono che ogni computer quantistico avrà bisogno per raggiungere una scala utile. 

Steve Brierley, CEO e fondatore di Riverlane, ha dichiarato: “Stiamo entrando in una nuova era dell'informatica quantistica in cui iniziamo ad affrontare la sfida decisiva della tecnologia: la necessità di passare da poche centinaia di operazioni quantistiche a un trilione di operazioni quantistiche senza guasti. 

Riverlane prevede di dimostrare l'ASIC DD0A, il primo della famiglia Decode ASIC prevista, su hardware live nel quarto trimestre di quest'anno, mentre la pubblicazione dell'IP del decodificatore DD1 consente una rapida prototipazione e integrazione, il che significa che la tecnologia di correzione degli errori può essere implementato su un FPGA affinché i produttori di computer quantistici possano incorporarlo nel proprio hardware.

"Implementiamo il nostro decodificatore sia su un FPGA che su un ASIC, quest'ultimo essendo in definitiva necessario per qualsiasi soluzione scalabile ed economicamente vantaggiosa", afferma il documento di ricerca dell'azienda. 

Le nuove soluzioni possono essere integrate in hardware quantistici superconduttori, ioni intrappolati e atomi neutri, ha affermato Riverlane.

Brierley ha aggiunto: “Stiamo ora implementando algoritmi quantistici su hardware reale. Fondamentalmente, Riverlane ha trovato un equilibrio per affrontare tutti i parametri necessari per creare un decoder del mondo reale in grado di risolvere i problemi del mondo reale, rendendo il nostro decoder il più potente decoder disponibile”.

Riverlane ha rilanciato $ 18.7 milioni in nuovi finanziamenti nell'aprile di quest'anno.

Dan O'Shea si occupa di telecomunicazioni e argomenti correlati tra cui semiconduttori, sensori, sistemi di vendita al dettaglio, pagamenti digitali e informatica/tecnologia quantistica da oltre 25 anni.

• Distribuzione di contenuti basati su SEO e PR. Ricevi amplificazione oggi.
• PlatoData.Network Generativo verticale Ai. Potenzia te stesso. Accedi qui.
• PlatoAiStream. Intelligenza Web3. Conoscenza amplificata. Accedi qui.
• PlatoneESG. Carbonio, Tecnologia pulita, Energia, Ambiente, Solare, Gestione dei rifiuti. Accedi qui.
• Platone Salute. Intelligence sulle biotecnologie e sulle sperimentazioni cliniche. Accedi qui.
• BlockOffset. Modernizzare la proprietà della compensazione ambientale. Accedi qui.
• Fonte: https://www.insidequantumtechnology.com/news-archive/riverlane-unveils-decoder-chip-in-step-toward-error-correction-stack/