Riverlane revela chip decodificador em direção à pilha de correção de erros – Inside Quantum Technology

À medida que o setor de computação quântica continua a se concentrar em melhorar a fidelidade e as taxas de erro, a Riverlane anunciou seu chip decodificador demonstrador ASIC dedicado para prever e corrigir erros, e publicou seu IP decodificador e um artigo sobre correção de erros com uso eficiente de recursos para computadores quânticos.

As medidas representam um avanço significativo no esforço contínuo da empresa para construir a pilha de correção de erros quânticos que Riverlane e outros argumentaram que todo computador quântico precisará para atingir uma escala útil. 

Steve Brierley, CEO e fundador da Riverlane, disse: “Estamos entrando em uma nova era da computação quântica, onde começamos a enfrentar o desafio que define a tecnologia – a necessidade de escalar de algumas centenas de operações quânticas para um trilhão de operações quânticas sem falhas. 

Riverlane planeja demonstrar o DD0A ASIC, o primeiro em sua planejada família Decode ASIC, em hardware ao vivo no quarto trimestre deste ano, enquanto a publicação do decodificador IP DD1 permite prototipagem e integração rápidas, o que significa que a tecnologia de correção de erros pode ser implantado em um FPGA para fabricantes de computadores quânticos incorporarem em seu próprio hardware.

“Implementamos nosso decodificador em FPGA e ASIC, sendo este último necessário para qualquer solução escalável e econômica”, afirmou o documento de pesquisa da empresa. 

As novas soluções podem ser integradas em hardware quântico supercondutor, de íons aprisionados e de átomos neutros, disse Riverlane.

Brierley acrescentou: “Agora estamos implementando algoritmos quânticos em hardware real. Crucialmente, Riverlane encontrou um equilíbrio para abordar todas as métricas necessárias para criar um decodificador do mundo real para resolver problemas do mundo real – tornando nosso decodificador o decodificador mais poderoso disponível.”

Riverlane levantada US $ 18.7 milhões em novos fundos em abril deste ano.

Dan O'Shea cobriu telecomunicações e tópicos relacionados, incluindo semicondutores, sensores, sistemas de varejo, pagamentos digitais e computação/tecnologia quântica por mais de 25 anos.

• Conteúdo com tecnologia de SEO e distribuição de relações públicas. Seja amplificado hoje.
• PlatoData.Network Gerativa Vertical Ai. Capacite-se. Acesse aqui.
• PlatoAiStream. Inteligência Web3. Conhecimento Amplificado. Acesse aqui.
• PlatãoESG. Carbono Tecnologia Limpa, Energia, Ambiente, Solar, Gestão de resíduos. Acesse aqui.
• PlatoHealth. Inteligência em Biotecnologia e Ensaios Clínicos. Acesse aqui.
• BlockOffsets. Modernizando a Propriedade de Compensação Ambiental. Acesse aqui.
• Fonte: https://www.insidequantumtechnology.com/news-archive/riverlane-unveils-decoder-chip-in-step-toward-error-correction-stack/