ร่างอย่างเป็นทางการของ PCIe 7.0 มาพร้อมแบนด์วิธเพิ่มขึ้นสองเท่าอีกครั้ง

ร่างอย่างเป็นทางการของ PCIe 7.0 มาพร้อมแบนด์วิธเพิ่มขึ้นสองเท่าอีกครั้ง

ประทับเวลา: 3 เมษายน 2024 6:29 น
ร่างอย่างเป็นทางการของ PCIe 7.0 มาพร้อมแบนด์วิธที่เพิ่มขึ้นเป็นสองเท่า PlatoBlockchain Data Intelligence ค้นหาแนวตั้ง AI.

การวิเคราะห์ ข้อมูลจำเพาะของ PCIe 7.0 กำลังจะเปิดตัวในปีหน้า และสำหรับผู้ค้าขายชิป AI จำนวนมากที่พยายามจะก้าวข้ามขีดจำกัดของ Network Fabric และ Accelerator Meshes ก็ไม่สามารถมาได้ในเร็วๆ นี้

เมื่อวันอังคารที่ผ่านมา กลุ่ม PCI SIG ซึ่งเป็นกลุ่มควบคุมการพัฒนาอินเทอร์เฟซ ที่ปล่อยออกมา PCIe 0.5 เวอร์ชัน 7.0 และ ยกย่องมัน เป็นร่างข้อกำหนดฉบับแรกอย่างเป็นทางการ พิมพ์เขียวเรียกร้องให้มีปริมาณการประมวลผลดิบที่ 128GT/s ต่อเลน ซึ่งยังคงเพิ่มขึ้นเป็นสองเท่าตามที่เราคาดหวังจากมาตรฐานการเชื่อมต่อระหว่างส่วนประกอบอุปกรณ์ต่อพ่วง

ประสิทธิภาพที่สูงขึ้นนี้จะช่วยให้แบนด์วิธแบบสองทิศทางได้สูงสุดถึง 512GB/s จากสล็อต x16 ซึ่งเมื่อเปรียบเทียบกับ 256GB/s ที่อุปกรณ์ PCIe 6.0 จะสามารถผลักดันได้เมื่อเริ่มออกสู่ตลาดในปลายปีนี้

การปรับปรุงอื่นๆ ที่มาพร้อมกับ PCIe 7.0 รวมถึงการเพิ่มประสิทธิภาพด้านการใช้พลังงาน เวลาแฝง และการเข้าถึง จุดที่สามมีความสำคัญเนื่องจากเมื่อความจุแบนด์วิธเพิ่มขึ้น สัญญาณระยะทางที่สามารถเดินทางจะสั้นลง ตัวจับเวลาสามารถใช้เพื่อล้างและขยายสัญญาณได้ แต่จะเพิ่มความหน่วงแฝง นี่คือเหตุผลที่เรามักจะเห็นตัวจับเวลาอย่างน้อยหนึ่งตัวต่อตัวเร่งความเร็วบนระบบ GPU สมัยใหม่

ด้วยเหตุนี้ ข้อได้เปรียบที่แท้จริงของข้อมูลจำเพาะ PCIe 7.0 ยังคงเป็นแบนด์วิธ ในขณะที่โปรเซสเซอร์แอปพลิเคชันที่รองรับ PCIe 6.0 ยังไม่ออกสู่ตลาดด้วยซ้ำ แต่ผู้จำหน่ายอุปกรณ์ AI ก็ได้ก้าวข้ามขีดจำกัดของข้อมูลจำเพาะในปัจจุบันไปแล้ว สล็อต PCIe 6.0 x16 มีแบนด์วิธเพียงพอที่จะรองรับ NIC 800Gb/s เดียว

นี่เป็นปัญหาสำหรับผู้สลิงฮาร์ดแวร์ AI ที่พยายามปรับขนาดระบบของตนให้เร็วขึ้น ตัวอย่างเช่น Intel ข้ามปัญหาทั้งหมดนี้โดยการรวมเครือข่ายอีเธอร์เน็ตเข้าไปในตัวมันโดยตรง Gaudi เครื่องเร่งความเร็ว การเชื่อมต่อเหล่านี้ใช้สำหรับการสื่อสารทั้งแบบชิปต่อชิปและแบบโหนดต่อโหนด

ในขณะเดียวกัน Nvidia ได้บรรจุสวิตช์ PCIe ลงใน NIC เพื่อเอาชนะปัญหาคอขวดและข้อจำกัดของเลนบนชิปเซ็ต CPU สมัยใหม่ เราได้รับแจ้งว่าการ์ด ConnectX-8 รุ่นล่าสุด แนะนำ ที่ GTC เมื่อเดือนที่แล้วจะมี PCIe 32 มากกว่า 6.0 เลน การดำเนินการนี้ทำเพื่อป้องกันโปรเซสเซอร์ระบบซึ่งมีเลน PCIe จำนวนจำกัดและยังไม่รองรับ PCIe 6.0 จากการสื่อสารคอขวดระหว่าง GPU และส่วนที่เหลือของเครือข่าย

อย่างไรก็ตาม Nvidia ไม่ได้หยุดอยู่ที่ 800G ที่ การแนะนำ ของ 200G Serializer/Deserializers ในปลายปี 2023 เปิดประตูสู่สวิตช์ 102.4Tb/s ที่รองรับพอร์ต 1.6Tb/s ของ NVIDIA แผนงาน วางแผนการเปิดตัวอุปกรณ์เครือข่ายที่มีความสามารถความเร็ว 1TE-plus เหล่านี้โดยใช้ 200G SerDes เริ่มในปี 2025 อย่างไรก็ตาม การใช้ประโยชน์จากอุปกรณ์เหล่านี้จะต้องใช้ NIC ที่เร็วขึ้นพร้อมแบนด์วิดท์ PCIe ที่มากขึ้น

PCIe 7.0 จะช่วยแก้ปัญหาได้ แต่หากทางลาด PCIe 6.0 บอกเราว่าสิ่งใดๆ ก็อาจไม่มาถึงทันเวลา เป็นเวลาสองปีแล้วนับตั้งแต่ข้อกำหนด PCIe 6.0 ได้รับการสรุป และตอนนี้เราเพิ่งเริ่มเห็นว่าผลิตภัณฑ์ต่างๆ ใช้ประโยชน์จากมัน สิ่งนี้ชี้ให้เห็นว่าอาจเป็นปี 2027 ก่อนที่ชุด PCIe 7.0 ตัวแรกจะออกสู่ตลาดในปริมาณมาก โดยถือว่าข้อกำหนดดังกล่าวเป็นทางการ ออก ในปี 2025 ตามที่คาดไว้

แม้ว่า PCIe 7.0 จะไม่มาถึงทันเวลาตามจุดประสงค์ของ Nvidia แต่ก็จะเปิดประตูสู่แอปพลิเคชันที่น่าสนใจของ Compute Express Link (CXL) บางส่วน

แคชสอดคล้องกัน เชื่อมต่อกัน เทคโนโลยีมาพร้อมกับแพลตฟอร์ม Epyc รุ่นที่ 4 ของ AMD และแพลตฟอร์ม Sapphire Rapids ของ Intel ในช่วงปลายปี 2022 และต้นปี 2023 จนถึงขณะนี้ส่วนใหญ่จำกัดอยู่เพียงโมดูลขยายหน่วยความจำจาก Samsung, Astera Labs และ Micron

โมดูลเหล่านี้อนุญาตให้เพิ่มหน่วยความจำ DDR เพิ่มเติมผ่านสล็อต PCIe ซึ่งโปรโตคอล CXL จะใช้ร่วมกัน โมดูลเหล่านี้เกิดขึ้นประมาณเทียบเท่ากับ NUMA hop แต่ข้อจำกัดที่ใหญ่กว่านั้นเกี่ยวข้องกับแบนด์วิดท์หน่วยความจำ สล็อต PCIe 5.0 x16 เท่านั้น เสนอ แบนด์วิธเพียงพอสำหรับหน่วยความจำ DDR5,600 ประมาณ 5MT/s สองเลน

อย่างไรก็ตาม นั่นไม่ใช่เคล็ดลับปาร์ตี้เพียงอย่างเดียวของ CXL CXL 2.0 เพิ่มการรองรับการสลับ แอปพลิเคชั่นหนึ่งของสิ่งนี้คืออุปกรณ์หน่วยความจำที่ให้บริการหลายโฮสต์ เหมือนกับเซิร์ฟเวอร์จัดเก็บข้อมูลที่เชื่อมต่อกับเครือข่ายสำหรับ DDR ระบบที่เข้ากันได้กับ CXL 3.0 ในขณะเดียวกันก็เพิ่มการรองรับสำหรับสวิตช์แฟบริค ซึ่งควรอนุญาตให้อุปกรณ์ต่อพ่วงสื่อสารกันโดยไม่ต้องมีส่วนร่วมกับโปรเซสเซอร์โฮสต์

คุณสมบัติทั้งหมดนี้จะได้รับประโยชน์อย่างมากจากแบนด์วิธที่สูงขึ้นของ PCIe 7.0 ต้องบอกว่า CXL 3.0 และ PCIe 7.0 ไม่เพียงพอที่จะแทนที่โครงสร้างที่เชื่อมต่อระหว่างกันเช่น NVLink ของ Nvidia หรือ Infinity Fabric ของ AMD ซึ่งมีความสามารถ 1.8TB/s และ 896GB/s ตามลำดับในเร็วๆ นี้

ด้วยเหตุนี้ PCI SIG จึงจะต้องเพิ่มแบนด์วิดท์รุ่นต่อรุ่นของข้อมูลจำเพาะมากกว่าสองเท่าทุกๆ สามปี ในขณะเดียวกัน บริษัทสตาร์ทอัพซิลิคอนโฟโตนิกส์ เช่น Lightmatter, Celestial และ Ayar Labs กำลังผลักดัน วิธีอื่น ของอุปกรณ์ต่อพ่วงและชิปเล็ตที่เชื่อมต่อถึงกันโดยใช้แสงเพื่อแสวงหาความเร็วที่มากขึ้น

ประทับเวลา:

เพิ่มเติมจาก ลงทะเบียน