PCIe 7.0:n virallinen luonnos laskeutuu, kaksinkertaistaen kaistanleveyden jälleen

analyysi PCIe 7.0 -spesifikaatio julkaistaan ​​ensi vuonna, ja monille AI-sirukauppiaille, jotka yrittävät ylittää verkkokankaiden ja kiihdytinverkkojen rajoja, se ei voi tulla tarpeeksi pian.

Tiistaina PCI SIG -konsortio, joka ohjaa käyttöliittymän kehitystä lähtevä PCIe 0.5:n versio 7.0 ja ylisti sitä eritelmän virallisena ensimmäisenä luonnoksena. Suunnitelmassa vaaditaan 128 GT/s raakaläpäisytehoa kohden, mikä jatkaa sukupolvien kaksinkertaistamista, jota olemme tottuneet odottamaan oheiskomponenttien liitäntästandardilta.

Tämä korkeampi suorituskyky mahdollistaa jopa 512 Gt/s kaksisuuntaisen kaistanleveyden x16-paikasta. Tämä on verrattuna 256 Gt/s nopeuteen, jonka PCIe 6.0 -laitteet pystyvät nostamaan, kun ne alkavat tulla markkinoille myöhemmin tänä vuonna.

Muita PCIe 7.0:n mukana tulevia parannuksia ovat virrantehokkuuden, latenssin ja ulottuvuuden optimointi. Kolmas kohta on tärkeä, koska kaistanleveyden kapasiteetin kasvaessa signaalien kulkema etäisyys lyhenee. Uudelleenajastimia voidaan käyttää signaalin puhdistamiseen ja pidentämiseen, mutta ne lisäävät viivettä. Tästä syystä meillä on tapana nähdä vähintään yksi ajastin kiihdytintä kohti nykyaikaisissa GPU-järjestelmissä.

Tästä huolimatta PCIe 7.0:n todellinen etu on edelleen kaistanleveys. Vaikka PCIe 6.0:ta tukevat sovellusprosessorit eivät ole edes tulleet markkinoille, tekoälylaitteiden toimittajat ylittävät jo nykyisten teknisten ominaisuuksien rajoja. PCIe 6.0 x16 -paikka tarjoaa juuri tarpeeksi kaistanleveyttä tukemaan yhtä 800 Gb/s NIC:tä.

Tämä on ongelma tekoälylaitteiston käyttäjille, jotka yrittävät skaalata järjestelmiään nopeammin. Esimerkiksi Intel ohitti koko tämän ongelman leikkaamalla Ethernet-verkon suoraan siihen Gaudi kiihdyttimiä. Näitä yhteyksiä käytetään sekä sirujen ja solmujen väliseen tietoliikenteeseen.

Sillä välin Nvidia on ryhtynyt pakkaamaan PCIe-kytkimiä verkkokorttiinsa voittaakseen nykyaikaisten prosessoripiirisarjojen pullonkaulat ja kaistarajoitukset. Meille kerrotaan sen uusimmista ConnectX-8-korteista käyttöön GTC:ssä viime kuussa on yli 32 kaistaa PCIe 6.0:aa. Tämä tehtiin, jotta järjestelmäprosessorit, joilla on rajoitettu määrä PCIe-kaistoja ja jotka eivät vielä tue PCIe 6.0:aa, eivät pullonkaulat kommunikoimasta GPU:n ja muun verkon välillä.

Nvidia ei kuitenkaan pysähdy 800G:hen. The esittely 200 G Serializer/Deserializers vuoden 2023 lopulla avasi oven 102.4 Tb/s kytkimille, jotka tukevat 1.6 Tb/s portteja. Nvidian roadmap aikoo julkaista verkkolaitteita, jotka pystyvät näihin 1TE-plus-nopeuksiin 200G SerDeillä vuodesta 2025 alkaen. Niiden hyödyntäminen vaatii kuitenkin nopeampia NIC-kortteja, joissa on enemmän PCIe-kaistanleveyttä.

PCIe 7.0 tekisi tempun, mutta jos PCIe 6.0 -ramppi kertoo meille jotain, se ei ehkä saapuisi ajoissa. On kulunut kaksi vuotta siitä, kun PCIe 6.0 -spesifikaatio valmistui, ja vasta nyt alamme nähdä tuotteiden hyödyntävän sitä. Tämä viittaa siihen, että voisi olla vuosi 2027 ennen kuin ensimmäinen PCIe 7.0 -sarja tulee markkinoille volyymiltaan, olettaen, että tekniset tiedot ovat virallisesti liikkeeseen vuonna 2025 odotetusti.

Vaikka näyttää siltä, ​​että PCIe 7.0 ei tule ajoissa Nvidian tarkoituksiin, se avaa oven joihinkin Compute Express Linkin (CXL) kiinnostavampiin sovelluksiin.

Välimuisti-koherentti keskinäisliitäntä tech saapui AMD:n 4. sukupolven Epyc- ja Intelin Sapphire Rapids -alustoille vuoden 2022 lopulla ja vuoden 2023 alussa. Toistaiseksi se on suurelta osin rajoittunut Samsungin, Astera Labsin ja Micronin muistinlaajennusmoduuleihin.

Nämä moduulit mahdollistavat DDR-muistin lisäämisen PCIe-paikan kautta, jonka yli CXL-protokolla kulkee. Nämä moduulit vastaavat suunnilleen NUMA-hyppelyä, mutta suurempi rajoitus liittyy muistin kaistanleveyteen. Vain PCIe 5.0 x16 -paikka tarjoukset tarpeeksi kaistanleveyttä noin kahdelle kaistalle 5,600 5 MT/s DDRXNUMX-muistia.

Se ei kuitenkaan ole CXL:n ainoa biletemppu. CXL 2.0 lisää tuen vaihtamiseen. Yksi sovellus tästä olisi muistilaite, joka palvelee useita isäntiä, kuten verkkoon liitetty tallennuspalvelin DDR:tä varten. CXL 3.0 -yhteensopivat järjestelmät puolestaan ​​lisäävät tuen kytkinrakenteille, joiden pitäisi mahdollistaa oheislaitteiden kommunikointi keskenään ilman isäntäprosessorin osallistumista.

Kaikki nämä ominaisuudet hyötyvät suuresti PCIe 7.0:n suuremmasta kaistanleveydestä. Tästä huolimatta CXL 3.0 ja PCIe 7.0 eivät riitä korvaamaan yhteenliittämiä kankaita, kuten Nvidian NVLink tai AMD:n Infinity Fabric, jotka pystyvät 1.8 Tt/s ja 896 Gt/s.

Tätä varten PCI SIG:n on tehtävä enemmän kuin vain kaksinkertaistettava spesifikaatioiden sukupolvien välinen kaistanleveys kolmen vuoden välein. Tällä välin piifotoniikan startupit, kuten Lightmatter, Celestial ja Ayar Labs, ponnistelevat vaihtoehtoisia keinoja Oheislaitteiden ja sirujen yhdistäminen valon avulla tavoitella yhä enemmän nopeutta. ®

• SEO-pohjainen sisällön ja PR-jakelu. Vahvista jo tänään.
• PlatoData.Network Vertical Generatiivinen Ai. Vahvista itseäsi. Pääsy tästä.
• PlatoAiStream. Web3 Intelligence. Tietoa laajennettu. Pääsy tästä.
• PlatoESG. hiili, CleanTech, energia, ympäristö, Aurinko, Jätehuolto. Pääsy tästä.
• PlatonHealth. Biotekniikan ja kliinisten kokeiden älykkyys. Pääsy tästä.
• Lähde: https://go.theregister.com/feed/www.theregister.com/2024/04/03/pcie_70_draft/