PCIe 7.0 का आधिकारिक ड्राफ्ट लैंड हुआ, बैंडविड्थ एक बार फिर दोगुनी हो गई

PCIe 7.0 का आधिकारिक ड्राफ्ट लैंड हुआ, बैंडविड्थ एक बार फिर दोगुनी हो गई

समय टिकट: 3 अप्रैल, 2024 6:29 PM
PCIe 7.0 आधिकारिक ड्राफ्ट भूमि, बैंडविड्थ को फिर से दोगुना करना प्लेटोब्लॉकचेन डेटा इंटेलिजेंस। लंबवत खोज. ऐ.

विश्लेषण PCIe 7.0 स्पेक अगले साल रिलीज़ के लिए ट्रैक पर है और, कई AI चिप पेडलर्स के लिए जो नेटवर्क फैब्रिक्स और एक्सेलेरेटर मेश की सीमाओं को आगे बढ़ाने की कोशिश कर रहे हैं, यह इतनी जल्दी नहीं आ सकता है।

मंगलवार को पीसीआई एसआईजी कंसोर्टियम जो इंटरफ़ेस के विकास का संचालन करता है उत्सर्जित PCIe 0.5 का संस्करण 7.0, और इसकी सराहना की विनिर्देश के आधिकारिक पहले मसौदे के रूप में। ब्लूप्रिंट कच्चे थ्रूपुट के प्रति लेन 128GT/s की मांग करता है, जिससे पीढ़ीगत दोहरीकरण जारी रहता है जिसकी हम परिधीय घटक इंटरकनेक्ट मानक से अपेक्षा करते हैं।

यह उच्च प्रदर्शन x512 स्लॉट से 16GB/s तक द्विदिश बैंडविड्थ सक्षम करेगा। इसकी तुलना 256GB/s से की जाती है जिसे PCIe 6.0 डिवाइस इस साल के अंत में बाजार में आने पर आगे बढ़ाने में सक्षम होंगे।

PCIe 7.0 के साथ आने वाले अन्य सुधारों में बिजली दक्षता, विलंबता और पहुंच के लिए अनुकूलन शामिल हैं। तीसरा बिंदु महत्वपूर्ण है क्योंकि जैसे-जैसे बैंडविड्थ क्षमता बढ़ती है, सिग्नल द्वारा तय की जाने वाली दूरी कम हो जाती है। सिग्नल को साफ करने और बढ़ाने के लिए रिटाइमर का उपयोग किया जा सकता है, लेकिन वे विलंबता जोड़ते हैं। यही कारण है कि हम आधुनिक जीपीयू सिस्टम पर प्रति त्वरक कम से कम एक रिटाइमर देखते हैं।

जैसा कि कहा गया है, PCIe 7.0 स्पेक का वास्तविक लाभ अभी भी बैंडविड्थ है। जबकि PCIe 6.0 का समर्थन करने वाले एप्लिकेशन प्रोसेसर अभी भी बाजार में नहीं आए हैं, AI उपकरण विक्रेता पहले से ही वर्तमान विशिष्टता की सीमा को आगे बढ़ा रहे हैं। PCIe 6.0 x16 स्लॉट एकल 800Gb/s NIC को सपोर्ट करने के लिए पर्याप्त बैंडविड्थ प्रदान करता है।

यह एआई हार्डवेयर स्लिंगर्स के लिए एक समस्या है जो अपने सिस्टम को तेजी से स्केल करने की कोशिश कर रहे हैं। उदाहरण के लिए, इंटेल ने ईथरनेट नेटवर्किंग को सीधे अपने में शामिल करके इस पूरे मुद्दे को दरकिनार कर दिया गौड़ी त्वरक. इन कनेक्शनों का उपयोग चिप-टू-चिप और नोड-टू-नोड संचार दोनों के लिए किया जाता है।

इस बीच, एनवीडिया ने आधुनिक सीपीयू चिपसेट पर बाधाओं और लेन सीमाओं को दूर करने के लिए अपने एनआईसी में पीसीआईई स्विच को पैक करना शुरू कर दिया है। हमें इसके नवीनतम ConnectX-8 कार्ड बताए गए हैं शुरू की पिछले महीने GTC में PCIe 32 की 6.0 से अधिक लेन की सुविधा होगी। ऐसा सिस्टम प्रोसेसर को रोकने के लिए किया गया था, जिसमें सीमित संख्या में PCIe लेन हैं और अभी तक PCIe 6.0 का समर्थन नहीं करते हैं, GPU और बाकी नेटवर्क के बीच संचार में बाधा उत्पन्न होने से।

हालाँकि, Nvidia 800G पर नहीं रुक रहा है। परिचय 200 के अंत में 2023G सीरियलाइज़र/डिसेरिएलाइज़र ने 102.4Tb/s पोर्ट का समर्थन करने वाले 1.6Tb/s स्विच का द्वार खोल दिया। एनवीडिया का रोडमैप 1 से 200जी सर्डेस का उपयोग करके इन 2025टीई-प्लस गति में सक्षम नेटवर्किंग गियर जारी करने की योजना है। हालांकि, उनका लाभ उठाने के लिए अधिक पीसीआईई बैंडविड्थ के साथ तेज एनआईसी की आवश्यकता होगी।

PCIe 7.0 काम करेगा, लेकिन अगर PCIe 6.0 रैंप हमें कुछ भी बताता है तो यह समय पर नहीं पहुंच सकता है। PCIe 6.0 स्पेक को अंतिम रूप दिए हुए दो साल हो गए हैं और हम अब केवल यह देखना शुरू कर रहे हैं कि उत्पाद इसका लाभ उठा रहे हैं। इससे पता चलता है कि पहली PCIe 2027 किट के बाजार में वॉल्यूम में आने से पहले यह 7.0 हो सकता है, यह मानते हुए कि विनिर्देश आधिकारिक तौर पर है निर्गत 2025 में जैसा कि अनुमान था।

हालाँकि ऐसा प्रतीत होता है कि PCIe 7.0 एनवीडिया के उद्देश्यों के लिए समय पर नहीं आएगा, यह कंप्यूट एक्सप्रेस लिंक (CXL) के कुछ और दिलचस्प अनुप्रयोगों के लिए द्वार खोल देगा।

कैश-सुसंगत संबंध रखना टेक 4 के अंत और 2022 की शुरुआत में एएमडी के 2023th-जेन एपिक और इंटेल के सैफायर रैपिड्स प्लेटफॉर्म के साथ आया। अब तक यह काफी हद तक सैमसंग, एस्टेरा लैब्स और माइक्रोन के मेमोरी विस्तार मॉड्यूल तक सीमित है।

ये मॉड्यूल पीसीआईई स्लॉट के माध्यम से अतिरिक्त डीडीआर मेमोरी को जोड़ने की अनुमति देते हैं, जिस पर सीएक्सएल प्रोटोकॉल पिग्गीबैक होता है। ये मॉड्यूल लगभग NUMA हॉप के बराबर खर्च करते हैं, लेकिन बड़ी सीमा मेमोरी बैंडविड्थ से संबंधित है। केवल PCIe 5.0 x16 स्लॉट प्रदान करता है 5,600MT/s DDR5 मेमोरी के लगभग दो लेन के लिए पर्याप्त बैंडविड्थ।

हालाँकि, यह सीएक्सएल की एकमात्र पार्टी चाल नहीं है। CXL 2.0 स्विचिंग के लिए समर्थन जोड़ता है। इसका एक अनुप्रयोग एक मेमोरी उपकरण होगा जो कई होस्ट को सेवा प्रदान करेगा, एक तरह से डीडीआर के लिए नेटवर्क संलग्न स्टोरेज सर्वर की तरह। सीएक्सएल 3.0-संगत सिस्टम इस बीच स्विच फैब्रिक के लिए समर्थन जोड़ता है, जिससे बाह्य उपकरणों को होस्ट प्रोसेसर की भागीदारी के बिना एक दूसरे के साथ संचार करने की अनुमति मिलनी चाहिए।

इन सभी सुविधाओं को PCIe 7.0 की उच्च बैंडविड्थ से भारी लाभ होगा। ऐसा कहने के बाद, CXL 3.0 और PCIe 7.0 एनवीडिया के NVLink या AMD के इन्फिनिटी फैब्रिक जैसे इंटरकनेक्ट फैब्रिक को बदलने के लिए पर्याप्त नहीं होंगे, जो क्रमशः 1.8TB/s और 896GB/s में सक्षम हैं, कभी भी।

इसके लिए, पीसीआई एसआईजी को हर तीन साल में स्पेक के जेन-ऑन-जेन बैंडविड्थ को दोगुना करने से ज्यादा कुछ करना होगा। इस बीच, लाइटमैटर, सेलेस्टियल और अयार लैब्स जैसे सिलिकॉन फोटोनिक्स स्टार्टअप जोर दे रहे हैं वैकल्पिक साधन अधिक गति की तलाश में प्रकाश का उपयोग करके बाह्य उपकरणों और चिपलेट्स को आपस में जोड़ना। ®

समय टिकट:

से अधिक रजिस्टर