PCIe 7.0 officiella utkast landar, fördubblar bandbredden ännu en gång

PCIe 7.0 officiella utkast landar, fördubblar bandbredden ännu en gång

Tidsstämpel: 3 april 2024 6:29
PCIe 7.0 officiella utkast landar, fördubblar bandbredden ännu en gång PlatoBlockchain Data Intelligence. Vertikal sökning. Ai.

Analys PCIe 7.0-specifikationen är på väg att släppas nästa år och för många AI-chiphandlare som försöker tänja på gränserna för nätverkstyger och acceleratornät, kan den inte komma snart nog.

På tisdagen PCI SIG-konsortiet som styr utvecklingen av gränssnittet emitteras version 0.5 av PCIe 7.0, och hyllade det som det officiella första utkastet till specifikationen. Ritningen kräver 128GT/s per bana av obearbetad genomströmning, vilket fortsätter den generationsfördubbling som vi har börjat förvänta oss av standarden för sammankoppling av perifera komponenter.

Denna högre prestanda kommer att möjliggöra upp till 512 GB/s dubbelriktad bandbredd från en x16-plats. Det är jämfört med de 256 GB/s som PCIe 6.0-enheter kommer att kunna pressa när de börjar komma ut på marknaden senare i år.

Andra förbättringar som kommer med PCIe 7.0 inkluderar optimeringar för energieffektivitet, latens och räckvidd. Den tredje punkten är viktig eftersom när bandbreddskapaciteten ökar, blir avståndssignalerna kortare. Retimers kan användas för att rensa upp och utöka signalen, men de lägger till latens. Det är därför vi tenderar att se minst en retimer per accelerator på moderna GPU-system.

Med det sagt är den verkliga fördelen med PCIe 7.0-specifikationen fortfarande bandbredden. Medan applikationsprocessorer som stöder PCIe 6.0 inte ens har kommit ut på marknaden, tänjer leverantörer av AI-utrustning redan på gränserna för den nuvarande specen. En PCIe 6.0 x16-kortplats ger precis tillräckligt med bandbredd för att stödja ett enda 800 Gb/s NIC.

Detta är ett problem för AI-hårdvaruanhängare som försöker skala sina system snabbare. Intel, till exempel, kringgick hela denna fråga genom att bygga in Ethernet-nätverk direkt i sin Gaudi acceleratorer. Dessa anslutningar används för både chip-till-chip och nod-till-nod-kommunikation.

Nvidia har under tiden börjat packa in PCIe-switchar i sina nätverkskort för att övervinna flaskhalsar och körfältsbegränsningar på moderna CPU-kretsuppsättningar. Vi får veta dess senaste ConnectX-8-kort introducerade på GTC förra månaden kommer att innehålla mer än 32 banor av PCIe 6.0. Detta gjordes för att förhindra att systemprocessorer, som har ett begränsat antal PCIe-banor och ännu inte stöder PCIe 6.0, flaskhalsar kommunikationen mellan GPU:n och resten av nätverket.

Nvidia stannar dock inte vid 800G. De introduktion av 200G Serializer/Deserializers i slutet av 2023 öppnade dörren till 102.4Tb/s-switchar som stöder 1.6Tb/s-portar. Nvidias färdplan planerar lanseringen av nätverksutrustning som klarar dessa 1TE-plus hastigheter med 200G SerDes med början 2025. Men att dra nytta av dem kommer att kräva snabbare NIC med mer PCIe-bandbredd.

PCIe 7.0 skulle göra susen, men om PCIe 6.0-rampen berättar något för oss kanske den inte kommer fram i tid. Det har gått två år sedan PCIe 6.0-specifikationen slutfördes och vi börjar först nu se produkter dra nytta av den. Detta tyder på att det kan vara 2027 innan det första PCIe 7.0-kitet kommer ut på marknaden i volym, förutsatt att specifikationen är officiellt utfärdad 2025 som förväntat.

Även om det verkar som att PCIe 7.0 inte kommer fram i tid för Nvidias syften, kommer det att öppna dörren till några av Compute Express Links (CXL) mer intressanta applikationer.

Det cache-sammanhängande interconnect Tekniken kom med AMD:s fjärde generationens Epyc och Intels Sapphire Rapids-plattformar i slutet av 4 och början av 2022. Hittills har det till stor del varit begränsat till minnesexpansionsmoduler från Samsung, Astera Labs och Micron.

Dessa moduler gör att ytterligare DDR-minne kan läggas till via en PCIe-kortplats, över vilken CXL-protokollet piggybacks. Dessa moduler har ungefär motsvarande NUMA-hopp, men den större begränsningen har att göra med minnesbandbredd. Endast en PCIe 5.0 x16-plats erbjudanden tillräckligt med bandbredd för cirka två körfält med 5,600 5 MT/s DDRXNUMX-minne.

Det är dock inte CXLs enda partytrick. CXL 2.0 lägger till stöd för växling. En tillämpning av detta skulle vara en minnesenhet som betjänar flera värdar, ungefär som en nätverksansluten lagringsserver för DDR. CXL 3.0-kompatibla system lägger samtidigt till stöd för switch-strukturer, vilket bör tillåta kringutrustning att kommunicera med varandra utan värdprocessorns inblandning.

Alla dessa funktioner kommer att dra stor nytta av PCIe 7.0:s högre bandbredd. Med det sagt kommer CXL 3.0 och PCIe 7.0 inte att räcka för att ersätta sammankopplingstyger som Nvidias NVLink eller AMD:s Infinity Fabric, som klarar av 1.8 TB/s respektive 896 GB/s, när som helst snart.

För det kommer PCI SIG att behöva göra mer än att bara dubbla specens gen-på-gen-bandbredd vart tredje år. Under tiden driver kiselfotonikstartups som Lightmatter, Celestial och Ayar Labs på alternativa medel av sammankoppling av kringutrustning och chiplets med hjälp av ljus i en strävan efter allt snabbare. ®

Tidsstämpel:

Mer från Registret