PCIe 7.0 正式草案发布，带宽再次翻倍

由柏拉图重新发布

关注： 0

PCIe 7.0 正式草案落地，带宽再次翻倍 PlatoBlockchain 数据智能。垂直搜索。人工智能。

分析 PCIe 7.0 规范预计将于明年发布，对于许多试图突破网络结构和加速器网格极限的人工智能芯片商来说，它的发布还不够快。

周二，PCI SIG 联盟负责指导该接口的开发发射 PCIe 0.5 7.0 版，以及称赞它作为规范的官方初稿。该蓝图要求每通道原始吞吐量达到 128GT/s，继续实现我们对外围组件互连标准的预期翻倍。

这种更高的性能将使 x512 插槽的双向带宽高达 16GB/s。相比之下，PCIe 256 设备在今年晚些时候开始上市时将能够达到 6.0GB/s。

PCIe 7.0 带来的其他改进包括功效、延迟和范围的优化。第三点很重要，因为随着带宽容量的增加，信号传输的距离会变短。重定时器可用于清理和扩展信号，但它们确实会增加延迟。这就是为什么我们倾向于在现代 GPU 系统上看到每个加速器至少有一个重定时器。

话虽如此，PCIe 7.0规范的真正优势仍然是带宽。虽然支持 PCIe 6.0 的应用处理器还没有上市，但人工智能设备供应商已经在突破当前规范的极限。 PCIe 6.0 x16 插槽提供的带宽刚好足以支持单个 800Gb/s NIC。

对于试图更快地扩展系统的人工智能硬件投手来说，这是一个问题。例如，英特尔通过将以太网直接集成到其产品中，绕过了整个问题。高迪加速器。这些连接用于芯片到芯片和节点到节点的通信。

与此同时，Nvidia 已开始将 PCIe 交换机封装到其 NIC 中，以克服现代 CPU 芯片组的瓶颈和通道限制。我们获悉其最新的 ConnectX-8 卡介绍上个月的 GTC 将配备超过 32 条 PCIe 6.0 通道。这样做是为了防止系统处理器（其 PCIe 通道数量有限且尚不支持 PCIe 6.0）成为 GPU 与网络其余部分之间的通信瓶颈。

然而，Nvidia 并没有止步于 800G。这介绍 200 年末出现的 2023G 串行器/解串器为支持 102.4Tb/s 端口的 1.6Tb/s 交换机打开了大门。英伟达的路线图计划从 1 年开始使用 200G SerDes 发布能够达到 2025TE+ 速度的网络设备。但是，利用它们将需要更快的 NIC 和更多 PCIe 带宽。

PCIe 7.0 可以解决这个问题，但如果 PCIe 6.0 的提升告诉我们任何信息，它可能不会及时到达。 PCIe 6.0 规范最终确定已经过去两年了，我们现在才开始看到产品利用它。这表明，假设规范正式发布，第一个 PCIe 2027 套件可能会在 7.0 年批量上市。发行正如预期的 2025 年。

虽然 PCIe 7.0 似乎无法及时满足 Nvidia 的需求，但它将为一些 Compute Express Link (CXL) 更有趣的应用打开大门。

缓存一致性互连该技术于 4 年末和 2022 年初随 AMD 第四代 Epyc 和英特尔 Sapphire Rapids 平台一起推出。到目前为止，该技术主要限于三星、Astera Labs 和 Micron 的内存扩展模块。

这些模块允许通过 PCIe 插槽添加额外的 DDR 内存，CXL 协议搭载在该插槽上。这些模块确实会产生大致相当于 NUMA 跳数的影响，但更大的限制与内存带宽有关。仅 PCIe 5.0 x16 插槽提供为大约两条 5,600MT/s DDR5 内存通道提供足够的带宽。

然而，这并不是 CXL 唯一的派对伎俩。 CXL 2.0 添加了对切换的支持。其中一个应用是为多个主机提供服务的内存设备，有点像 DDR 的网络附加存储服务器。同时，CXL 3.0 兼容系统增加了对交换结构的支持，这应该允许外围设备在没有主机处理器参与的情况下相互通信。

所有这些功能都将大大受益于 PCIe 7.0 的更高带宽。话虽如此，CXL 3.0 和 PCIe 7.0 还不足以取代 Nvidia 的 NVLink 或 AMD 的 Infinity Fabric 等互连结构，它们在短期内分别能够达到 1.8TB/s 和 896GB/s。

为此，PCI SIG 要做的不仅仅是每三年将规范的逐代带宽增加一倍。与此同时，Lightmatter、Celestial 和 Ayar Labs 等硅光子初创公司正在推动替代手段使用光互连外围设备和小芯片以追求更高的速度。 ®